PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-074081

(43)Date of publication of application: 04.05.1983

(51)Int.CI. H01L 29/78 // H01L 27/06 HO2H 7/20 H03F 1/00


(21)Application number: 56-174313 (71)Applicant: NEC CORP

(22)Date of filing: 29.10.1981 (72)Inventor: HARA TOMONORI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To allow the sufficient protection of an element even when the gate breakdown voltage decreases, by forming a protection element serving both as an emitter.base short-circuitting diode of a lateral P-N-P transistor and as a vertical transistor. CONSTITUTION: The emitter.base of a laterlal P-N-P transistor Tr 400 are short-circuitted resulting in the formation of a protection diode. When a surge is impressed on an input terminal I, a depletion layer extended from the collector side of the Tr 400 reaches the emitter, and then a current instantaneously flows from the emitter into the collector by punch-through. Since this current serves as the base current for the vertical N-P-N Tr 500. the Tr 500 turns conductive and discharges the charge of the surge impressed on the terminal I into the terminal E. Thereafter, since the voltage of the terminal I is immediately attenuated when the surge voltage disappears, the base current for the Tr 500 is



not supplied resulting in no conduction of the Tr 500. Since the collector current for the Tr 400 generates at the point when of the base current of the Tr 500 is low, the corresponding punch-through voltage generates also at the point of low voltage. Thereby, even when the gate breakdown voltage of a MOSFET 300 decreases, the protection is performed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

		صند . بي د	' "
			•
			•
			•
			-
			-
		ŕ	

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

			41 *
			å
			-
·			
,			•
	·		

(3) 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭58-74081

⑤Int. Cl.³ H 01 L 29/78 // H 01 L 27/06 H 02 H 7/20 H 03 F 1/00 識別記号 庁内整理番号 7377—5 F 6370—5 F 7828—5 G 6832—5 J ❸公開 昭和58年(1983)5月4日

発明の数 1 審査請求 未請求

(全 4 頁)

69半導体装置 :

御特

願 昭56—174313

②出 願 昭56(1981)10月29日

\$ 55 M 12 1 1 100

@発 明 者 原友意

東京都港区芝五丁目33番 1 号日 本電気株式会社内

①出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

仍代 理 人 弁理士 内原晋

男 船 書

発明の名称

半等体装置 (1)

特許請求の範囲

一導電型の半導体領域に互いに隣接して形成された他の導電型の第1かよび第2の領域と、該第2の領域に形成された前配一導電型の第3の領域とを有し、前配半導体領域と前記第1の領域とを互いに接続して一方の電極とし、前配第3の領域を他方の電極とし、前配一方かよび他方の電極を過大電圧から保護すべき部分に接続したことを特徴とする半導体装置。

発明の詳細な説明

本発明は半導体装置、特にMOS型電界効果トランジスタ(以下、MOS PETという)のゲート破壊を防止するゲート保護素子に関するものである。

一般にMOS FETのゲート部分は、その構造上、ゲート電極と半導体基板とを一対の電極としかつその間の酸化膜を誘電体とする平行コンデンサとみなせるので、ゲート電板への印加し得りる電圧の大きさは誘電体の破壊耐圧 V× で決まり、自ら限界がある。このためゲート電極へサージ等による異常電圧が印加された場合、ゲート破壊を起こすことがあるのでMOS FETのゲート保険業子が必要となる。

第1図は従来のMOS FETのゲート保険回路を示す回路図である。図中の200はゲート破壊防止のために接続されたダイオード、100はMOS FETであり、MOS FET100のゲートG及びダイオード200の陽極が入力端子Iに接続されている。このように入力端子Iと接地端子Eとの間にダイオード200を介挿することにより、電流パイパス路を設けMOS FET100のゲートの破を防止している。従って、従来回路において、ダイオード200がMUS FET100

のグート破壊防止に有効に作用するためにはダイ オード200の耐圧 VB がMOS FET 1000 破壊耐圧 VM より低くする必要がある。

とのように低い耐圧Vs を得るゲート保護案子 の例として第2図にその断面図を示すよりな模型 PNPトランジスタのエミックとペースを短絡し て保護ダイオードとしたものがある。ナカわち P型半導体基板 2 1 に N + 型埋込み分離胎 2 3 と を形成し、その上にN型エピタキシャル層24を 形成してN⁺ 型埋込み腐22とP⁺ 型埋込み分離 層23とをN型エピタキシャル層24中に成長せ しめている。さらに表面酸化膜36を拡散マスク としてP⁺型絶談分離領域 2 5 を P⁺型埋込み分 離隔23のN型エピタキシャル層24中への成長 部分に接触するように拡散形成する。その後、 PNPトランジスタのコレクタかよびエミッタと なるP型領域29,28とペース取り出し部とな るN⁺型領域32を拡散形成する。更に、表面酸 化膜 3 6 の開孔を通して金属配線 2 0 でペース取 り出しN+型領域32とエミッタP型領域28と

本発明によれば、一導電型の半導体領域に互いに隣接する他の導電型の第1かよび第2の領域を有し、この第2の領域内には一導電型の第3の領域を有し、前述の半導体領域と第1の領域とを互いに接続して一方の関係とし、第3の領域を他方の関係とし、一方かよび他方の関係を過大電圧から保護すべき部分に接続した半導体装備を得る。

次に、図面を参照して本発明をより詳細に説明する。

第3図は本発明の一実施例を示す回路図である。 第3図において横型PNPトランジスタ400の エミッタ・ペース間は短絡されて保護ダイオード を形成しており、との短絡点が縦型NPNトラン ジスタ500のコレクタと入力端子Iに接続され ている。さらにPNPトランジスタ400のコレ クタはNPNトランジスタ500のペースに接続 され、NPNトランジスタ500のエミッタが端 子とに接続されている。入力端子Iと端子Eとが 例えばMOS FETのゲート・ソース間や、ゲー ト電極と接地覧位との間である過大電圧から保護 を接続してこれを入力端子Iとし、コレクタP型 領域29を基準質位端子Eに接続する。尚、入力 端子Iと基準電位端子Eとは第1図と対応したも のである。

次に第2図に示す保護ダイオードの動作原理を示す。入力端子Iにサージが印加されると模型PNPトランジスタのコレクタP型領域29側から伸びた空乏層がエミッタP型領域28に到達し、突き抜け現象により入力端子Iから接地端子Eに電流が流れ、ゲートに過大電圧が印加されるのを防ぐことによってMOS FET 100のゲート電磁が保険されることになる。しかしゲート酸との厚さが薄くなったりピンホール等がある場合には、ゲート構造の破壊耐圧Vxが小さくなるため、保護ダイオード200の瞬時的に流れる電流によって発生する電圧何如によっては充分に保護作用を示さない場合があった。

本発明の目的は小さなゲート破壊耐圧VM を有するMOS FETをも十分に保験できるゲート保験素子を備えた半導体装置を得ることにある。

すべき部分に接続されている。

次に、第3図の実施例についてその動作を説明する。入力端子Iにサージが印加されると横型PNPトランシスタ400のコレクタ側から伸びた空乏層がエミッタへ到達し突き抜け現象により瞬時的にエミッタからコレクタへ電流が流れる。即ちダイオード構造の階値から陰極に電流が流れる。即ちがイオード構造の階値が超型NPNトランシスタ500位でよる。この電流となるため経型NPNトランシスタ500位では放っていなくなると、直ちに入力端子Iに印加されたサージの電荷を端子Eに放電する。その後サージ電圧がなくなると、直ちに入力端子Iの電圧は放表するので、経型NPNトランシスタ500位非導通となる。

上述の動作は従来回路と異なりダーリントン接続されたPNPトランジスタ400のコレクタ電流はNPNトランジスタ500のペース電流程度の非常に小さい電流で起こるので、対応するパンテスルー電圧も低いところで起こる。このためた

とえMOS FET 300のゲート破壊耐圧VM が 低下していても確実にゲートを保護することがで をる。

V

第4図(a)~(c)は本発明の一実施例の製造工程を 示す構造断面図である。次に、顧を追って説明す る。まず同図(4)に示すようにP型半導体基板1に 周知の方法でN⁺ 型埋込領域2及びP⁺ 型埋込領 域3を形成する。次にN型エピタキシャル無4を 気相成長法により半導体基板1上に成長させ、電 気的に絶縁された領域を作るために、エピタキシ ャル暦4に周知の方法でP⁺ 型絶鉄分離領域5を 形成する。との時予め半導体基板1に形成された P ⁺ 数担込領域3もエピタキシャル層4の方へせ り上がり絶縁分離領域5と連続する。次に同図(6) に示すようにエピタキシャル層よに蜀知の方法で MOS FET 300 (CCCttPf+vxnMOS FETを用いる)のP型ソーズ領域 6 及びドレイ ン領域7と検型PNPトランジスタ400のP型 エミッタ領域8及びコレクタ領域9を同時に形成 する。その後、MOS FET 300のN⁺ 型チャ

I に印加された過大電圧を新たな保護案子により 迅速かつ確実にパイパスするためゲート破壊を防 止するととができる。なか本発明においては新た な付加工程はない。

とのように、本発明によれば従来の製造方法で 新たな付加工程を付加することなく迅速が確実に グート破壊を防止することができるためゲート酸 化膜が薄くなったりピンホール等がある場合にゲ ート破壊耐圧が低下しても充分に保護作用を示す ゲート保護素子を提供することができる。

尚本発明は上記実施例に限られるととなく存性 を換えても本発明の範囲を逸脱するものではない。

図面の簡単な説明

第1図は従来のMOS FETの回路を示す回路 図、第2図は第1図に示した回路に組込まれた従 来のダイオードの構造断面図、第3図は本発明の 一実施例によるMOS FETのゲート保護案子を 組み込んだ回路を示す回路図、第4図(a)~(c)は本 発明の一実施例のゲート保護案子の製造工程を示

ンネルストッパー領域10と縦型NPNトランジ スタ5000N 型エミッタ領域11及びN[†] 型 コレクタ鎖域12(横型PNPトランジスメム00 のN[†] 型ペースコンタクト領域を兼ねている)を 同時に形成する。続いてMOS FET300のゲ -トGを周知の方法で形成する。次に同図(c)に示 すよりに周知の方法で所定のコンタクト領域を表 面散化膜19に崩口し、ナルミニウムを電子ピー ▲方式により蒸着し、関極パターン13.14. 15及び16,17、18を形成する。との時に、 模型PNPトランジスタ400のエミッタ・ペー ス短絡のダイオードODと縦型NPNトランジスタ 500とを兼ね備えた保護案子が形成されるとと になり、ダイオードの陽極13と縦型NPNトラ ンジスタ500のコレクタ電極15は共通に入力 端子Iに接続され、桜並NPNトランジスタ 500 のエミチ電極14は烙子とに接続されている。か ようにして本発明によるゲート破壊防止の大めの 保護電子が製造される。

かかる本幹明による実施例によれば、入力端子

寸構造断面図である。

100,300 MOS FET, G MOS FETのゲート、I……入力端子、E……接地端 子、200,400……横型PNPトランジスタ、 500……縦型NPNトランジスタ。1 , 21… ···P型半導体基板、2.22·····N型埋込領域、 3,23……P 型埋込領域、4,24……N型 エピタキシャル層、5 , 25 ……P 型絶級分離 領域、 6 …… P型ソース領域、 7 …… P型 ドレイ ン領域、8……横型PNPトランジスタのP殻エ ミッタ領域。9……横型PNPトランジスタのP 型コレクタ領域、10……N⁺ 型チャンネルスト・ ッパー領域、11……経型NPNトランジスタの ジスタの N⁺ 型コレクタコンタクト領域兼模型 P NPトランジスタのN⁺ 型ペースコンタクト領域、 18……模型PNPトランジスタのエミッタ電板。 14……錠型NPNトランジスタのエミック電板。 15……縦型NPNトランジスタのコレクタ電板 兼横型PNPトランジスタのペース電極。16… · …MOS FETのソース電極、17……MOSFETのドレイン電極、18……MOS FETのグート電極、19,36……表面酸化膜。

代理人 弁理士 内 原



